Protection ESD en électronique : disposition et conception PCB

L’ESD (décharge électrostatique) endommage l’électronique de deux manières : la défaillance catastrophique (immédiate, évidente) et les dommages latents (oxyde de grille ou jonction affaiblis, fiabilité réduite, défaillance sur le terrain après 6 à 18 mois). Les dommages ESD latents sont les plus dangereux — ils passent tous les tests en usine, sont expédiés, et tombent en panne sur le terrain. Les deux types sont évités par une conception de protection de circuit correcte et une manipulation en environnement ESD pendant la fabrication.

Présentation

Les événements ESD surviennent lorsqu’un objet chargé (corps humain, machine, composant) se décharge rapidement dans un circuit. La décharge est caractérisée par un courant de crête (des dizaines d’ampères), un temps de montée (nanosecondes) et une énergie totale (microjoules). Les oxydes de grille dans les CMOS modernes (2 à 5 nm d’épaisseur dans les nœuds de processus 28 nm) claquent à des tensions aussi basses que 1 à 2 V aux bornes de la grille. Les événements ESD délivrent généralement des centaines à des milliers de volts aux bornes du composant.

Il existe deux problèmes ESD distincts :

ESD au niveau des composants (pendant la fabrication et la manipulation) : régi par les modèles HBM, CDM et MM ; protégé par les procédures de manipulation et les EPA (zones protégées ESD) en usine.
ESD au niveau système (pendant l’utilisation finale) : régi par IEC 61000-4-2 ; protégé par des diodes TVS, des filtres transitoires et la disposition PCB au niveau conception.

Les deux doivent être traités. Une bonne manipulation en usine ne compense pas l’absence de protection de circuit, et une bonne protection de circuit ne compense pas les dommages ESD infligés pendant la fabrication.

Paramètres clés

Modèles de décharge pour l’ESD au niveau des composants :

Modèle	Abréviation	Circuit équivalent	Dommage typique
Modèle du corps humain	HBM	100 pF + 1,5 kΩ en série	Claquage d’oxyde de grille, dommage de jonction
Modèle du composant chargé	CDM	Faible R, capacité = boîtier du composant	Oxyde de grille ; plus rapide, moins d’énergie mais plus dommageable
Modèle machine	MM	200 pF + 0 Ω	Largement abandonné ; rarement testé

Niveaux de test ESD système selon IEC 61000-4-2 :

Niveau	Décharge par contact	Décharge dans l’air	Application typique
Niveau 1	±0,5 kV	±1 kV	—
Niveau 2	±1 kV	±2 kV	—
Niveau 3	±2 kV	±4 kV	Commercial, marquage CE
Niveau 4	±4 kV	±8 kV	Industriel, IEC 61000-6-2
Spécial X	>±4 kV	>±8 kV	Spécifié selon la norme produit

L’IEC 61000-4-2 Niveau 3 (±2 kV contact, ±4 kV air) est requis pour le marquage CE sous la Directive CEM (EN 55032 / EN 61000-6-1 pour le résidentiel, EN 61000-6-2 pour l’industriel). Le Niveau 4 est typiquement requis pour les équipements industriels.

Calibres ESD au niveau composant pour les CI :

Classe CI	Tension de résistance HBM	Manipulation requise
Classe 0	<250 V	Précautions extrêmes ; rarement vu dans les conceptions modernes
Classe 1A	250–499 V	Précautions ESD complètes requises
Classe 1B	500–999 V	Précautions ESD complètes requises
Classe 1C	1 000–1 999 V	Précautions ESD standard
Classe 2	2 000–3 999 V	Précautions ESD standard
Classe 3A	4 000–7 999 V	Quelques précautions

La plupart des microcontrôleurs modernes (STM32, ESP32, nRF52) disposent d’une protection ESD interne au niveau du pad et atteignent la Classe HBM 2 ou Classe 3A. Les CI de front-end RF, LNA et ADC haute vitesse sont souvent en Classe 1 — manipulez-les avec toutes les précautions EPA.

Dispositifs de protection ESD

Diodes TVS (suppresseur de tension transitoire) Le principal dispositif de protection pour l’ESD au niveau système. Deux types :

Unidirectionnel : protège contre une polarité (transitoire positive). Tension de serrage plus faible ; utilisé pour les rails d’alimentation où les transitoires négatives ne se produisent pas.
Bidirectionnel : protège contre les deux polarités. Utilisé pour les lignes de signal, les bus de données, USB, HDMI.

Spécifications clés des TVS :

Paramètre	Signification	Valeurs typiques
Tension de maintien (VRWM)	Tension continue maximale ; la TVS est transparente en dessous	5 V, 12 V, 24 V…
Tension de claquage (VBR)	La TVS commence à conduire ; typiquement 10 % au-dessus de VRWM	5,5 V, 13,3 V
Tension de serrage (VC)	Tension de crête au courant d’impulsion de crête (Ipp)	1,2–1,5× VRWM
Courant d’impulsion de crête (Ipp)	Courant d’impulsion maximal selon la norme d’impulsion JEDEC (8/20 µs)	5 A, 10 A, 30 A
Capacité	Capacité parasite qui charge la ligne de signal	0,5–100 pF typique

La capacité est importante : Pour USB 2.0 (480 Mbps), la capacité de protection ESD doit être <1 pF pour éviter la dégradation du signal. Pour USB 3.0 (5 Gbps), <0,3 pF. Utilisez des réseaux de diodes de commutation rail à rail (ex. Littelfuse PRTR5V0U2X, 0,35 pF) pour les interfaces haute vitesse. Pour les lignes de signal lentes (<1 MHz), 5–100 pF est acceptable.

Sélection TVS recommandée par interface :

Interface	Dispositif recommandé	Vc	Cap
USB 2.0	Littelfuse PRTR5V0U2X	6 V	0,35 pF
USB 3.0/3.1	Bourns CDNBS08	6 V	0,15 pF
HDMI	ST HDMI05	8 V	0,3 pF
RS-485	Semtech SM712-02	12 V	30 pF
E/S général (5V)	Littelfuse SP0503BAHT	8 V	1 pF
Rail d’alimentation (12V)	Vishay SMBJ12A	19,9 V	N/A

Varistances multicouches (MLV) Varistances à oxyde métallique en boîtier céramique. Bidirectionnelles, grande capacité (100–1000 pF). Bonnes pour les lignes d’alimentation, les entrées CA et les lignes où une capacité élevée est acceptable. Moins de répétabilité que les diodes TVS ; la réponse de la varistance se dégrade après des décharges répétées.

Règles de disposition PCB pour la protection ESD

La disposition est critique — même une diode TVS correctement sélectionnée ne protège pas si elle est placée trop loin du connecteur. Règle : la protection ESD doit intercepter le chemin de surtension avant qu’il n’atteigne le CI. Placez les dispositifs TVS entre le connecteur et le premier CI dans le chemin du signal, avec la trace la plus courte possible entre eux.

Règles de disposition prioritaires :

Placez l’empreinte TVS immédiatement adjacente au pad du connecteur (longueur de trace maximale de 0,5 mm entre la broche du connecteur et l’anode TVS)
La cathode TVS se connecte au plan de masse via une trace courte et large — et non via une longue boucle
Le plan de masse sous la zone de protection (entre le connecteur et la TVS) doit être en cuivre plein, sans fentes ni dégagements (les fentes ajoutent de l’inductance, l’inductance ajoute des pics de tension pendant les transitoires)
La trace de signal protégée ne doit pas s’exécuter en parallèle d’une trace non protégée près de la zone du connecteur — la diaphonie couple l’ESD vers les lignes adjacentes

Anneaux de garde : Pour les nœuds haute impédance isolés (entrées analogiques, connexions de capteurs MEMS), un anneau de garde autour de la trace connectée à un potentiel stable empêche l’induction de champ des événements ESD à proximité.

Exigences de fabrication en environnement ESD

L’IEC 61340-5-1 définit les exigences pour les EPA (zones protégées ESD) dans la fabrication électronique :

Élément EPA	Exigence
Sol	Dissipatif (résistance 1 MΩ–1 GΩ) ou conducteur (<1 MΩ)
Surface de travail	Dissipative ou conductrice, mise à la terre
Bracelet antistatique	<35 MΩ de résistance système à la terre ; testé quotidiennement
Chaussures + sol	Résistance système <100 MΩ (chaussures + sol en série)
Emballage	Sacs dissipatifs ou sacs cage de Faraday pour tous les composants Classe 0/1
Ioniseur	Requis aux postes de travail où la mise à la terre est peu pratique (cartes en gabarits)

Posez ces questions à votre usine :

« Avez-vous une EPA documentée et une certification EPA ? » (devrait être oui pour tout CI)
« À quelle fréquence les bracelets antistatiques sont-ils testés ? » (la réponse doit être : quotidiennement, avec registres)
« Où vos ioniseurs sont-ils installés ? » (ils devraient l’être aux postes d’assemblage final et aux bancs de test)
« Comment gérez-vous les BGA et modules RF du dérouleur à la machine ? » (la réponse doit décrire les sacs ESD et la manipulation sur plateaux mis à la terre)

Une usine équipée de machines SMT, de tests automatisés, et sans EPA documentée est un signal d’alarme — tous ces opérateurs qui manipulent des cartes entre les étapes de processus sont des sources potentielles d’ESD.

Ce qu’il faut spécifier lors d’une commande en Chine

Exigence EPA : indiquez « tous les composants sensibles à l’ESD (ESDS) doivent être manipulés en EPA selon IEC 61340-5-1 » dans votre accord qualité
Référence (MPN) du dispositif TVS : ne spécifiez pas seulement « diode ESD sur les lignes USB » — spécifiez la référence exacte (ex. Littelfuse PRTR5V0U2X) dans la BOM ; les diodes ESD génériques varient énormément en capacité et en caractéristiques de serrage
Niveau de test IEC 61000-4-2 : indiquez le niveau d’immunité ESD requis pour le produit assemblé dans votre spécification produit, afin que l’usine connaisse l’exigence finale (même si elle n’effectue pas le test au niveau système)
Double manipulation humidité et ESD : les BGA sensibles à l’ESD sont souvent aussi MSL 3 — exigez que les composants soient stockés dans des sacs ESD ET des sacs barrière d’humidité scellés jusqu’au brasage

Problèmes courants

Dommages ESD latents sur le terrain : Le produit passe tous les tests en usine, est expédié, et tombe en panne 6 à 18 mois après la mise en service avec des défauts aléatoires difficiles à reproduire. Remonte souvent à la dégradation de l’oxyde de grille par de multiples événements ESD de faible niveau pendant la fabrication sans EPA. Prévention : certification EPA de l’usine + registres de bracelets antistatiques + audit des procédures de manipulation.

La conformité ESD est un problème de processus systémique, pas un problème de composant — ce qui en fait un sujet central dans les audits d’approvisionnement en assemblage PCB. L’inspection avant expédition ne peut pas détecter de manière fiable les dommages ESD latents après coup ; la bonne intervention consiste à vérifier les procédures EPA en usine avant le début de la production. Pour les produits électroniques grand public en particulier, où les taux de retours sous garantie sont visibles et traçables, l’ESD latent vaut systématiquement la peine d’être audité, même lorsque les fiches techniques des composants semblent correctes.

Diode TVS placée du mauvais côté de la self de mode commun : Sur les lignes USB et Ethernet, une self de mode commun (pour l’EMI) est souvent en série avec la ligne de données. Si la TVS est placée du côté CI de la self, l’inductance de la self apparaît en série avec le chemin de surtension, élevant la tension de serrage vue par le CI. Placez la TVS entre le connecteur et la self, pas entre la self et le CI.

Retour de masse inadéquat pour la TVS : La TVS détourne le courant de surtension vers la masse via sa cathode. Si la trace de masse de la cathode TVS vers le plan de masse le plus proche via est de forte inductance (trace longue, trace étroite, pas de plan dessous), le pic de tension inductif (V = L × dI/dt) s’ajoute à la tension de serrage vue par le CI. Pour une surtension à temps de montée de 10 A/ns (forme d’onde ESD IEC 61000-4-2) sur 1 nH d’inductance de masse, le pic ajouté est de 10 V — suffisant pour endommager un CI 5 V même avec une TVS correctement spécifiée.

Ressources connexes

Processus d’assemblage SMT — processus de fabrication où les dommages ESD surviennent le plus fréquemment
Critères d’acceptation IPC-A-610 — normes de qualité d’exécution pertinentes pour la manipulation ESD
Règles DFM — règles de conception PCB supportant la protection ESD
Matériaux de substrat PCB — choix de matériaux et propriétés dissipatives ESD
Liste de contrôle audit d’usine
Comment s’approvisionner en électronique depuis la Chine
Services d’inspection qualité
Approvisionnement fabrication PCB et SMT
Approvisionnement électronique grand public