ESD-Schutz in der Elektronik: PCB-Layout & Design

ESD (elektrostatische Entladung) beschädigt Elektronik auf zwei Arten: katastrophales Versagen (sofort, offensichtlich) und latente Schäden (geschwächtes Gate-Oxid oder Übergang, verminderte Zuverlässigkeit, Feldausfall nach 6–18 Monaten). Latente ESD-Schäden sind die gefährlichen – sie bestehen alle Werkstests, werden versendet und fallen im Feld aus. Beide Typen werden durch korrektes Schaltkreis-Schutzdesign und ESD-sichere Handhabung während der Fertigung verhindert.

Überblick

ESD-Ereignisse entstehen, wenn ein geladenes Objekt (menschlicher Körper, Maschine, Bauteil) sich schnell in eine Schaltung entlädt. Die Entladung wird durch Spitzenstrom (Dutzende Ampere), Anstiegszeit (Nanosekunden) und Gesamtenergie (Mikrojoule) charakterisiert. Gate-Oxide in modernen CMOS-Schaltungen (2–5 nm dick in 28-nm-Prozessknoten) brechen bei Spannungen von nur 1–2 V über dem Gate durch. ESD-Ereignisse liefern typischerweise Hunderte bis Tausende Volt an die Geräteklemmen.

Es gibt zwei verschiedene ESD-Probleme:

ESD auf Bauteilebene (während Fertigung und Handhabung): geregelt durch HBM-, CDM- und MM-Modelle; geschützt durch Handhabungsverfahren und EPA (ESD-Schutzbereich) in der Fabrik.
ESD auf Systemebene (während der Endverwendung): geregelt durch IEC 61000-4-2; geschützt durch TVS-Dioden, Transientenfilter und PCB-Layout auf Designebene.

Beide müssen berücksichtigt werden. Gute Fabrikhandhabung kompensiert nicht fehlenden Schaltungsschutz, und guter Schaltungsschutz kompensiert nicht während der Fertigung zugefügte ESD-Schäden.

Wichtige Parameter

Entlademodelle für ESD auf Bauteilebene:

Modell	Abkürzung	Äquivalente Schaltung	Typische Schäden
Human Body Model	HBM	100 pF + 1,5 kΩ Reihe	Gate-Oxid-Durchbruch, Übergangsschaden
Charged Device Model	CDM	Niedriger R, Kapazität = Gerät-Gehäuse	Gate-Oxid; schneller, niedrigere Energie, aber schädlicher
Machine Model	MM	200 pF + 0 Ω	Weitgehend veraltet; selten getestet

ESD-Testpegel auf Systemebene gemäß IEC 61000-4-2:

Pegel	Kontaktentladung	Luftentladung	Typische Anwendung
Pegel 1	±0,5 kV	±1 kV	–
Pegel 2	±1 kV	±2 kV	–
Pegel 3	±2 kV	±4 kV	Kommerziell, CE-Kennzeichnung
Pegel 4	±4 kV	±8 kV	Industrie, IEC 61000-6-2
Spezial X	>±4 kV	>±8 kV	Gemäß Produktnorm angegeben

IEC 61000-4-2 Pegel 3 (±2 kV Kontakt, ±4 kV Luft) ist für die CE-Kennzeichnung gemäß EMV-Richtlinie (EN 55032 / EN 61000-6-1 für Wohnbereich, EN 61000-6-2 für Industrie) erforderlich. Pegel 4 ist typischerweise für Industrieausrüstung erforderlich.

ESD-Nennwerte auf Bauteilebene für ICs:

IC-Klasse	HBM-Standhaltespannung	Erforderliche Handhabung
Klasse 0	<250 V	Extreme Vorsicht; in modernen Designs selten
Klasse 1A	250–499 V	Vollständige ESD-Vorkehrungen erforderlich
Klasse 1B	500–999 V	Vollständige ESD-Vorkehrungen erforderlich
Klasse 1C	1.000–1.999 V	Standard-ESD-Vorkehrungen
Klasse 2	2.000–3.999 V	Standard-ESD-Vorkehrungen
Klasse 3A	4.000–7.999 V	Einige Vorkehrungen

Die meisten modernen Mikrocontroller (STM32, ESP32, nRF52) haben internen ESD-Schutz auf Pad-Ebene und erreichen HBM-Klasse 2 oder Klasse 3A. HF-Frontend-ICs, LNAs und Hochgeschwindigkeits-ADCs sind oft Klasse 1 – mit vollständigen EPA-Vorkehrungen handhaben.

ESD-Schutzgeräte

TVS-Dioden (Transient Voltage Suppressor) Das primäre Schutzgerät für ESD auf Systemebene. Zwei Typen:

Unidirektional: Schützt gegen eine Polarität (positive Transienten). Niedrigere Klemmspannung; wird für Versorgungsschienen verwendet, bei denen keine negativen Transienten auftreten.
Bidirektional: Schützt gegen beide Polaritäten. Wird für Signalleitungen, Datenbusse, USB, HDMI verwendet.

Wichtige TVS-Spezifikationen:

Parameter	Bedeutung	Typische Werte
Standhaltespannung (VRWM)	Maximale Dauerspannung; TVS ist darunter transparent	5 V, 12 V, 24 V…
Durchbruchspannung (VBR)	TVS beginnt zu leiten; typisch 10 % über VRWM	5,5 V, 13,3 V
Klemmspannung (VC)	Spitzendspannung bei Spitzenimpulsstrom (Ipp)	1,2–1,5× VRWM
Spitzenimpulsstrom (Ipp)	Maximaler Impulsstrom gemäß JEDEC-Impulsnorm (8/20 µs)	5 A, 10 A, 30 A
Kapazität	Parasitäre Kapazität, die die Signalleitung belastet	0,5–100 pF typisch

Kapazität ist wichtig: Für USB 2.0 (480 Mbps) muss die ESD-Schutzkapazität <1 pF betragen, um Signaldegradation zu vermeiden. Für USB 3.0 (5 Gbps): <0,3 pF. Rail-to-Rail-Steuerdioden-Arrays (z. B. Littelfuse PRTR5V0U2X, 0,35 pF) für Hochgeschwindigkeitsschnittstellen verwenden. Für langsame Signalleitungen (<1 MHz) sind 5–100 pF akzeptabel.

Empfohlene TVS-Auswahl nach Schnittstelle:

Schnittstelle	Empfohlenes Bauteil	Vc	Kapazität
USB 2.0	Littelfuse PRTR5V0U2X	6 V	0,35 pF
USB 3.0/3.1	Bourns CDNBS08	6 V	0,15 pF
HDMI	ST HDMI05	8 V	0,3 pF
RS-485	Semtech SM712-02	12 V	30 pF
Allgemeine E/A (5 V)	Littelfuse SP0503BAHT	8 V	1 pF
Versorgungsschiene (12 V)	Vishay SMBJ12A	19,9 V	N/A

Vielschicht-Varistoren (MLV) Metalloxidvaristoren in Keramikgehäuse. Bidirektional, große Kapazität (100–1.000 pF). Gut für Stromleitungen, Wechselstromeingänge und Leitungen, bei denen hohe Kapazität akzeptabel ist. Geringere Wiederholbarkeit als TVS-Dioden; Varistor-Ansprechen verschlechtert sich nach wiederholten Schlägen.

PCB-Layout-Regeln für ESD-Schutz

Das Layout ist kritisch – selbst eine korrekt ausgewählte TVS-Diode schützt nicht, wenn sie zu weit vom Steckverbinder entfernt platziert ist. Regel: ESD-Schutz muss den Surge-Pfad abfangen, bevor er den IC erreicht. TVS-Geräte zwischen Steckverbinder und dem ersten IC im Signalpfad platzieren, mit kürzest möglicher Leiterbahn dazwischen.

Prioritäre Layout-Regeln:

TVS-Footprint unmittelbar neben dem Steckverbinder-Pad platzieren (maximal 0,5 mm Leiterbahnlänge vom Steckverbinder-Pin zur TVS-Anode)
TVS-Kathode über eine kurze, breite Leiterbahn mit der Massefläche verbinden – nicht über eine lange Schleife
Massefläche unter der Schutzzone (zwischen Steckverbinder und TVS) sollte massives Kupfer sein, keine Schlitze oder Reliefs (Schlitze addieren Induktivität, Induktivität addiert Spannungsspitze während Transiente)
Geschützte Signalleiterbahn sollte nicht parallel zu einer ungeschützten Leiterbahn in der Steckverbinder-Nähe verlaufen – Übersprechen koppelt ESD an benachbarte Leitungen

Guard-Ringe: Für isolierte hochimpedante Knoten (Analogeingänge, MEMS-Sensorverbindungen) verhindert ein Guard-Ring um die Leiterbahn, der mit einem stabilen Potential verbunden ist, Feldinduktion durch nahe ESD-Ereignisse.

ESD-sichere Fertigungsanforderungen

IEC 61340-5-1 definiert Anforderungen für EPA (ESD-Schutzbereich) in der Elektronikhertigung:

EPA-Element	Anforderung
Boden	Dissipativ (Widerstand 1 MΩ–1 GΩ) oder leitend (<1 MΩ)
Arbeitsfläche	Dissipativ oder leitend, geerdet
Handgelenksgurt	<35 MΩ Systemwiderstand zur Erde; täglich getestet
Schuhwerk + Boden	Systemwiderstand <100 MΩ (Schuhwerk + Boden in Reihe)
Verpackung	Dissipative Beutel oder Faraday-Käfig-Beutel für alle Klasse-0/1-Bauteile
Ionisator	Erforderlich an Arbeitsstationen, wo Erden unpraktisch ist (Platinen in Vorrichtungen)

Fragen Sie Ihre Fabrik:

„Haben Sie einen dokumentierten EPA und eine EPA-Zertifizierung?” (sollte Ja für alle ICs sein)
„Wie oft werden Handgelenksgurte getestet?” (Antwort sollte sein: täglich, mit Aufzeichnungen)
„Wo sind Ihre Ionisatoren installiert?” (sollten an Endmontage- und Prüfbänken sein)
„Wie handhaben Sie BGAs und HF-Module von der Rolle zur Maschine?” (Antwort sollte ESD-Beutel und geerdete Tablett-Handhabung beschreiben)

Eine Fabrik mit SMT-Maschinen, automatisiertem Test und keinem dokumentierten EPA ist ein Warnsignal – all diese Menschen, die Platinen zwischen Prozessschritten handhaben, sind potenzielle ESD-Ereignisse.

Was bei Bestellungen aus China anzugeben ist

EPA-Anforderung: „Alle ESD-sensitiven Bauteile (ESDS) müssen in EPA gemäß IEC 61340-5-1 gehandhabt werden” in der Qualitätsvereinbarung angeben
TVS-Bauteil-MPN: Nicht nur „ESD-Diode auf USB-Leitungen” angeben – die genaue MPN angeben (z. B. Littelfuse PRTR5V0U2X) in der Stückliste; generische ESD-Dioden variieren enorm in Kapazität und Klemmeigenschaften
IEC-61000-4-2-Testpegel: Den erforderlichen ESD-Immunitätspegel für die bestückte Baugruppe in der Produktspezifikation angeben, damit die Fabrik weiß, was die Endanforderung ist (auch wenn sie keinen Test auf Systemebene durchführt)
Feuchtigkeits- und ESD-Doppelhandhabung: ESD-sensitive BGAs sind oft auch MSL 3 – fordern, dass Bauteile in ESD-Beuteln UND versiegelten Feuchtigkeitsbarriere-Beuteln bis zum Reflow gelagert werden

Häufige Probleme

Latente ESD-Schäden im Feld: Produkt besteht alle Werkstests, wird versendet und fällt 6–18 Monate nach Inbetriebnahme mit zufälligen, schwer reproduzierbaren Fehlern aus. Oft auf Gate-Oxid-Degradation durch mehrere niedrigschwellige ESD-Ereignisse während der Fertigung ohne EPA zurückzuführen. Vorbeugung: Fabrik-EPA-Zertifizierung + Handgelenksgurt-Aufzeichnungen + Audit der Handhabungsverfahren.

ESD-Konformität ist ein systemisches Prozessproblem, kein Bauteilproblem – was es zu einem Kernthema bei PCB-Bestückungs-Beschaffungsaudits macht. Vorversand-Inspektion kann latente ESD-Schäden nachträglich nicht zuverlässig erkennen; die korrekte Maßnahme ist die Verifizierung von EPA-Verfahren in der Fabrik vor Produktionsbeginn. Für Consumer-Elektronik-Produkte insbesondere, bei denen Garantierücklaufraten sichtbar und zuordenbar sind, ist latente ESD konsequent auditierenswert, auch wenn die Bauteil-Datenblätter korrekt aussehen.

TVS-Diode auf der falschen Seite der Gleichtaktdrossel platziert: Auf USB- und Ethernet-Leitungen ist oft eine Gleichtaktdrossel (für EMI) in Reihe mit der Datenleitung. Wenn die TVS auf der IC-Seite der Drossel platziert ist, erscheint die Drossel-Induktivität in Reihe mit dem Surge-Pfad, was die vom IC gesehene Klemmspannung erhöht. TVS zwischen Steckverbinder und Drossel platzieren, nicht zwischen Drossel und IC.

Unzureichende Masserückführung für TVS: TVS leitet Surge-Strom über seine Kathode zur Masse um. Wenn die Masseleiterbahn von TVS-Kathode zur nächsten Masseflächen-Via erhebliche Induktivität aufweist (lange Leiterbahn, schmale Leiterbahn, keine Fläche darunter), addiert die induktive Spannungsspitze (V = L × dI/dt) zur vom IC gesehenen Klemmspannung. Für eine 10-A/ns-Anstiegszeit-Surge (IEC-61000-4-2-ESD-Wellenform) in 1 nH Masseindukivität beträgt die addierte Spitze 10 V – genug, um einen 5-V-IC auch mit einer korrekt spezifizierten TVS zu beschädigen.